[AVR-SD] CPLDによる回路

  • 投稿日:
  • 更新日:2015/03/08
  • by
  • カテゴリ:

現在の設計を出しておきます。 一応、CPLDが容量の範囲内でプログラム可能であることはチェックしてあります。

20090226-28pin-CPLD.PNG

ただ、正直言って設計にはいまひとつ満足していません。 XC9536XLを2つ使うというのは、価格との折り合いをつけたものです(XC9536シリーズは1個350円くらい)。 ピン数およびチップ数のバランスを考えると、これがもっとも小規模なのです。

こ の設計だと、CPLD内にレジスタが1つしか取れないため、タイミングの関係でPC側の動作を少々変更する必要があります。 現在テスト中の回路では、コマンドのoutを行ったあと、busyチェックのためのinを行う前にnopを1つ入れる必要があります。 これは動作速度の関係で今のところ避けられないのですが、レジスタを1つにした場合、もう少し時間を見る必要があります。 AVRがデータ入力を行ってからbusyデータを出力する必要があるためです。 現在は入出力のレジスタが分かれているため、busyデータ出力をしてからデータ入力をしています。

回路を簡単にする、かつ安価に作る、かつ必要十分な機能を実装する、という制約を満たすのはなかなか難しいものです。